PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-249660

(43) Date of publication of application: 26.09.1995

(51)Int.CI.

H01L 21/66 G01R 1/073

GO1R 31/26

(21)Application number: 06-039585

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

10.03.1994


(72)Inventor: MOMOHARA TOMOYOSHI

(54) PROBING DEVICE AND PROBING METHOD

(57)Abstract:

PURPOSE: To reduce cost and to improve processing ability by inspecting a plurality of chips on one wafer at once by two or more probe cards.

CONSTITUTION: A wafer chuck 11 for holding one semiconductor wafer 10 is provided and a card holding part 13 for holding two probe cards 12-1, 12-2 is provided above the chuck 11. Attaching parts 14-1, 14-2 are provided with an insert ring 15-1 for mounting the card 12-1 and an insert ring 15-2 for mounting the card 12-2. The attaching parts 14-1, 14-2 are provided with pin groups 17-1, 17-2 in electrical contact with terminals of the cards 12-1, 12-2. One wiring substrate 21 is inserted between the holding part 13 and a measurement part body 20, and the wiring substrate 21 electrically connects the pin groups 17-1, 17-2 and the measurement part body 20 mutually. The wiring substrate 21 can be replaced with another one of another wiring pattern and can correspond to LSI chips of a wide variety of types.



LEGAL STATUS

[Date of request for examination]

13.10.1997

[Date of sending the examiner's decision of

09.10.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3293995

[Date of registration]

05.04.2002

[Number of appeal against examiner's decision of 2001-20097

THIS PAGE RLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-249660

(43) 公開日 平成7年(1995) 9月26日

(51) Int.C1.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/66

B 7630-4M

G01R 1/073

E

31/26

J

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平6-39585

(22)出願日

平成6年(1994)3月10日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 桃原 朋美

神奈川県川崎市幸区堀川町72番地 株式会

社東芝堀川町工場内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 プロービング装置およびプロービング方法

(57)【要約】

【目的】この発明は、廉価、かつ処理能力の高いプロー ビング装置およびプロービング方法を提供しようとする ものである。

【構成】一枚のウェーハを保持するウェーハチャック と、二枚以上のプローブカードを保持するプローブカー ド保持部とを具備する。そして、二枚以上のプローブカ ドがそれぞれ有する各探針部を、チップの外部端子部 に各々当接させ、一枚のウェーハ中のチップを複数個同 時に、二枚以上のプローブカードにより検査する検査部 を、さらに具備することを特徴としている。この構成で あると、一枚のウェーハを、二枚以上のプローブカード により検査するので、同時に検査できるチップ数を増加 できる。このため、処理時間の短縮が図られ、処理能力 が向上する。また、テストステーション数を増やさなく ても、処理能力が向上するので、処理能力対価格費が良 好となる。



【特許請求の範囲】

【請求項1】 行列状に集積回路チップが形成された一 枚の半導体ウェーハを保持するウェーハ保持手段と、 二枚以上のプローブカードを保持するプローブカード保 持手段と、

1

前記二枚以上のプローブカードがそれぞれ有する各探針 を、前記チップの外部端子に各々当接させ、一枚のウェ -ハ中のチップを複数個同時に、二枚以上のプロ-ブカ - ドにより検査する検査手段とを具備することを特徴と するプロービング装置。

【請求項2】 前記プローブカード保持手段は、各プロ -ブカードをそれぞれ独立して、X方向、Y方向、 θ 方 向の位置調節を行うことを特徴とする請求項1に記載の プロービング装置。

【請求項3】 行列状に集積回路チップが形成された一 枚の半導体ウェーハをウェーハ保持手段に保持し、 二枚以上のプローブカードをプローブカード保持手段に

前記二枚以上のプローブカードがそれぞれ有する各探針 を、前記チップの外部端子に各々当接させ、一枚のウェ - ハ中のチップを複数個同時に、二枚以上のプローブカ - ドにより検査することを特徴とするプロービング方

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、プロービング装置お よびプロービング方法に係わり、特に複数個のチップを 同時に検査するのに有用なプロービング装置およびプロ ービング方法に関する。

[0002]

【従来の技術】近時、一枚のウェーハ当りのチップ収量 を増加させるために、ウェーハ口径が、長大化しつつあ る。さらに半導体集積回路、特にDRAM、EEPRO Mなど、半導体記憶装置の記憶容量は増加の一途を辿 り、それに伴って、一個のチップの検査に要する時間も 長くなりつつあり、チップ検査に要する時間は、相当の 長時間化が進んでいる。

【0003】このような状況の中、プローブ検査では、 処理時間の短縮を狙って、1回の検査で複数のチップを 同時に測定する、マルチプロービング方式が導入されつ つある。

【0004】図7は、マルチプロービング方式に用いら れるプローブカードの概略的な平面図である。図7に示 すように、従来、一つであったプローブカード 100の探 針群を、参照符号 101-1、101-2 に示されるように複数 個(図では2個であるが、4個、8個などもある)と し、一枚のプローブカードで、複数のチップを一度に検 査、処理できるようにしている。

【0005】しかしながら、チップ機能の複雑化に伴

カードに装着できる探針数も限界に近付きつつある。即 ち、マルチプロービング方式では、これ以上の処理能力 向上は、望みにくくなりつつある。

【0006】上記の処理能力を改善するために、従来、 ┗つであったテストステーションを、複数台設けるマル チテストステーション方式も導入されつつある。図8 は、マルチテストステーション方式の基本的な構成図で ある。

【0007】図8に示すように、一つのテストステーシ ョン 200は、一枚のウェーハ 201を保持するウェーハチ ャック 202と、一枚のプローブカード 203と、このカー ドを保持する保持部 204とからなる。このようなテスト ステーション 200を、測定装置本体 205に複数接続する ことで、複数のウェーハを一度に処理する。

【0008】この種の装置では、テストステーション数 が増えるので、同時測定できるチップ数が増加するが、 テストステーション数が増えるために装置が高額とな り、処理能力対価格費が、必ずしも良好とはいえない。 [0009]

20 【発明が解決しようとする課題】上述したように、従来 のプロービング装置では、チップの外部端子数の増加に 伴い、一枚のカードに装着できる探針数が限界に達し、 一枚のプローブカードで、同時測定できるチップ数の増 加が、これ以上見込めない、という問題がある。

【0010】さらに、マルチテストステーション方式の プロービング装置では、処理能力は向上するが装置が高 額となり、処理能力対価格費が良好でない、という問題 がある。この発明は、廉価、かつ処理能力の高いプロー ビング装置およびプロービング方法を提供することにあ る。

[0011]

【課題を解決するための手段】上記目的を達成するため に、この発明の一態様では、行列状に集積回路チップが 形成された一枚の半導体ウェーハを保持するウェーハ保 持手段と、二枚以上のプローブカードを保持するプロー プカード保持手段とを具備し、前記二枚以上のプローブ カードがそれぞれ有する各探針部を、前記チップの外部 端子部に各々当接させ、一枚のウェーハ中のチップを複 数個同時に、二枚以上のプローブカードにより検査する ことを特徴としている。

【0012】また、他の態様では、プローブカード保持 手段が、各プローブカードの位置をそれぞれ独立して、 X方向、Y方向、 θ 方向の調節を行うことを特徴として いる。

[0013]

【作用】上記構成のプロービング装置およびプロービン グ方法では、一枚のウェーハを、二枚以上のプローブカ ードにより検査するようにしているので、カードに装着 できる探針数の制約を受けたとしても、同時に検査でき い、チップの外部端子数も増加する傾向にあり、一枚の 50 るチップ数を増加できる。このため、処理時間の短縮が 3

図られ、処理能力が向上する。

【0014】また、上記構成の装置では、テストステーションを増加させたとしても、従来のマルチテストステーション方式の装置に比べて同時に検査できるチップ数を増加できるため、処理能力対価格費も良好となる。

【0015】また、プローブカード保持手段が各プローブカードをそれぞれ独立して、X方向、Y方向、 θ 方向の位置調節を行うようにすることで、各プローブカード毎に、微調整が可能となり、端子部とチップの外部端子とのアライメントを、高精度に行うことができる。

[0016]

【実施例】以下、図面を参照してこの発明を実施例により説明する。図1は、この発明の一実施例に係るプロービング装置の構成図である。まず、装置の構造について説明する。

【0017】図1に示すように、一枚の半導体ウェーハ 10を保持するウェーハチャック11があり、このチャ ック11の上方には、二枚のプローブカード12-1、1 2-2を保持するカード保持部13が設けられている。カ - ド保持部13のチャック11に向かう位置には、保持 部13に対し、X方向、Y方向にそれぞれ独立して移動 できるように、二つのカード取付部14-1、14-2が取 り付けられている。さらに取付部14-1、14-2には、 カード12-1を装着するインサートリング15-1、並び にカード12-2を装着するためのインサートリング15 -2が設けられている。インサートリング15-1、15-2 はそれぞれ、支持柱 16-1、支持柱 16-2によって取付 部14-1、14-2に取り付けられ、かつ取付部14-1、 14-2に対してθ方向に移動(回転)できる。取付部1 4-1、14-2には、カード12-1、12-2の端子に電気的 に接触されるピン群17-1、17-2が設けられている。 さらに、保持部13と測定部本体20との間には、一枚 の配線基板21が挿入されていて、この配線基板21 は、ピン群17-1、17-2と測定部本体20とを互いに 電気的に接続させる。配線基板21は、他の配線パター ンのものに取り換えることが可能で、これにより、一台 のプロービング装置で、様々な形式のLSIチップに対 応できるようになっている。

【0018】次に、上記装置によるプロービング方法について説明する。まず、配線基板21を保持部13と測定部本体20との間に挿入し、保持部13と測定部本体20とを電気的に接続する。次いで、カード12-1、12-2をそれぞれ、インサートリング15-1、15-2に装着する。次いで、インサートリング15-1と15-2とのピッチDを、取付部14-1、14-2をX方向、Y方向に動かしながら、測定すべきウェーハ10のチップ配置パターンに合わせて調節する。図2には、ピッチDとチップ配置パターンとの関係の一例が示されている。

【0019】図2に示すように、カード12-1、12-2 部分であり、この部分ではチップからの出力が無い。二の中心部分にはそれぞれ、一つの開孔部30-1、30-2 50 つのチップからの同時出力が有る検査ステップは、図3

4

が設けられている。カード12-1、12-2上に設けられ た探針群31-1、31-2はそれぞれ、これらの開孔部3 0-1、30-2から突出され、これらの突出部分が、チッ プの外部端子 (パッド) に電気的に接触される。ここ で、この実施例においては、開孔部30-1、30-2の中 心点間の距離をピッチDと定義するとともに、開孔部3 0-1、30-2の中心点は、チップの中心点に符合するも のと仮定する。ウェーハ10内には、チップc13~c1 6, $c22 \sim c27$, $c31 \sim c38$, $c41 \sim c48$, $c51 \sim c5$ 8、c61~c68、c72~c77、c83~c86が行列状に集 積形成されている。この実施例に係る装置は、集積され たチップ群を、行又は列の半分を示す線Cを境として二 つの区域A-1、A-2にそれぞれ分けて認識する。そし て、装置は、区域A-1に形成されたチップc13~c16、 c22~c27、c31~c38、c41~c48をカード12-1を 用い、また、区域A-2に形成されたチップc51~c58、 c61~c68、c72~c77、c83~c86をカード12-2を 用いてそれぞれ同時に測定する。このような測定方法を 実現するために、この実施例では、上記ピッチDが、チ ップ群の最大幅Dcのほぼ半分に設定される。

【0020】次いで、ウェーハ10をチャック11に固 定する。次いで、チャック11を、図2に示すX方向、 Y方向、 θ 方向に動かしながら、ウェーハ10 を保持部 13下に移動させる。次いで、カード取付部14-1、1 4-2、およびインサートリング15-1、15-2を、図2 に示すX方向、Y方向、 θ 方向に動かしながら、カード 12-1、12-2の位置をそれぞれ、個々に微調整する。 この後、チャック11を2方向(紙面に対して垂直な方 向) に動かし、カード12-1、12-2がそれぞれ有する 探針群 3 1-1、3 1-2をそれぞれ、対応するチップの図 示せぬ外部端子に各々当接させる。次いで、測定部本体 より、テストパターン信号を、配線基板21、プローブ カード12-1を介して、ウェーハ10のあるチップに供 給するとともに、配線基板21、プローブカード12-2 を介して、ウェーハ10の他のチップに同時に入力す る。あるチップ、他のチップはともに、テストパターン 信号に応じた信号を出力する。あるチップから出力され た信号はプローブカード12-1、配線基板21を介し て、また、他のチップから出力された信号はプローブカ ード12-2、配線基板21を介して測定部本体20に戻 され、この本体20内に設けられた検査結果判定装置に より、これらのチップが正しい出力をしたか否かが判断 される。

【0021】このような動作を、図3あるいは図4に示すような動き、即ちステップ・アンド・リピート方式の動きにより順次繰り返す。図3および図4には、丸枠中に数字が付されているが、この数字は、測定の順番を示している。また、小さい丸枠は、対応するチップが無い部分であり、この部分ではチップからの出力が無い。二つのチップからの同時出力が有る検査ステップは、図3

に示す例では、第3回目が最初である。第3回目の検査ステップにおいては、出力は、図2に示すチップc13とチップc53とから、同時に出る。同様に図4に示す例では、第6回目が最初である。第6回目の検査ステップにおいては、出力は、図2に示すチップc32とチップc72とから、同時に出る。

【0022】図3および図4に示す例では、全チップ数が52個であるが、二枚のカード12-1、12-2を用いてプロービングすることにより、ともに32回の検査ステップで、ウェーハ10に集積形成されているチップ52個が全て検査される。

【0023】次に、装置のシステム構成とその動作について説明する。図5は、この発明の一実施例に係るプロービング装置が有するシステムの構成図である。

【0024】図5に示すように、測定部本体20内には、システムの制御を行う制御装置40が設けられている。制御装置40は、テストパターン信号発生装置41、検査結果判定装置42、二枚のカード12-1、12-2毎に設けられたチップドライバ回路43-1、43-2、並びにレジスタ回路44-1、44-2、二つのレジスタ回路44-1、44-2から出力された信号をマルチプレクスするマルチプレクサ45をそれぞれ、動作タイミングに合わせて制御する。

【0025】まず、外部からの測定開始信号S1の入力 により、制御装置40が活性化し、制御装置40は、発 生装置41に制御信号S2、チップドライバ回路43-1、43-2を活性化させる信号S3-1、判定装置42を 活性化させる信号S3-2をそれぞれ出力する。発生装置 41に制御信号S2が入力されると、発生装置41はテ ストパターン信号S4を出力する。この信号S4は途中 の分岐部46にて二つに分岐され、二つのチップドライ バ回路 4 3-1、 4 3-2にほぼ同時刻に入力される。チッ プドライバ回路43-1、43-2はそれぞれ、あるチップ c-1、他のチップ c-2をそれぞれドライブさせる回路で ある。ドライバ回路 4 3-1、4 3-2は、チップ c-1、c -2にそれぞれ動作電源を与えたり、あるいはテストパタ -ン信号S4の供給タイミングを調節したりする。ドラ イバ回路 4 3-1、4 3-2から出力されたテストパターン 信号S4は、回路基板21、カード12-1、12-2を介 してチップc-1、c-2に供給される。チップc-1、c-2 40 は、テストパターン信号S4の入力を受けて、この入力 に対応したチップ出力信号S5-1、S5-2をそれぞれ出 力する。チップ出力信号S5-1は、カード12-1、回路 基板21を介してレジスタ44-1に一旦格納される。ほ ほ同時刻に、チップ出力信号S5-2は、カード12-2、 回路基板21を介してレジスタ44-2に一旦格納され る。このようにチップ出力信号S5-1、S5-2をレジス タ 4 4-1、4 4-2に格納するのは、チップ c-1、c-2の チップ出力信号のうち、どちらか一方を優先させるため

6

先させる場合には、制御装置40は、レジスタ44-1に 格納データを出力させるように指示する信号S6-1を出 力するとともに、マルチプレクサ45に、バス47-1を 選択する信号S7を供給する。これにより、レジスタ4 "4-1に格納されていたチップ c-1からの出力信号 S 5-1 が出力され、マルチプレクサ45を介して判定装置42 に入力される。そして、検査結果に基き、判定装置42 は、良品、不良品いずれかの信号S8を出力する。この ような動作の間、他方のレジスタ44-2には、チップc -2からの出力信号S5-2が格納され続けている。判定装 置42は、チップ c-1の検査が終了すると、これを知ら せる信号S9を制御装置40に出力する。制御装置40 は、この信号S9に基づき、制御装置40は、今度はレ ジスタ44-2に格納データを出力させるように指示する 信号S6-2を供給するとともに、マルチプレクサ45 に、バス47-2を選択する信号(これは信号S7の反転 信号)を供給する。これにより、レジスタ44-2に格納 されていたチップ c-2からの出力信号 S 5-2が出力さ れ、マルチプレクサ45を介して判定装置42に入力さ れる。そして、検査結果に基づき、チップ c-1の時と同 様、良品、不良品いずれかの信号S8を出力する。二つ のチップ c-1、c-2の検査がそれぞれ終了したら、再 度、制御装置40は、上記の動作を繰り返す。

【0026】この実施例では、チップ出力をマルチプレクサ45により処理したが、他の方法として、レジスタ44-1および44-2を直接に判定装置42に接続し、二枚のカードを介してのチップ良否判定を同時に、判定装置42によって行うようにしても良い。

【0027】上記一実施例に係るプロービング装置では、一枚のウェーハを、二枚以上のプローブカードを用いて、同時に検査するようにしているので、同時に検査できるチップ数が増加する。このため、一枚のウェーハ当りの処理時間が短縮され、時間当りのウェーハ処理能力が向上する。この効果は、特に大口径化され、集積チップ数が増加されたウェーハにおいて、顕著に得ることができる。

【0028】上記一実施例は、一枚のプローブカード当り、探針部が一つ設けられた例を示したが、図6に示すように複数のチップを同時に検査できるように、探針部を複数設けた、マルチプロービング方式とされても良い。この場合、カードが、探針数の制約を受けていたとしても、二枚のプローブカードが用いられるから、処理能力がほぼ2倍に向上する。

【0029】また、上記一実施例では、テストステーションが一台の例を説明した。テストステーションが一台の場合には、工場内における装置の占有スペースが、従来のテストステーションが一台のものとほとんど変わらず、処理能力がほぼ2倍に向上する。

チップ出力信号のうち、どちらか一方を優先させるため 【0030】また、この発明は、複数のテストステーシ である。ここで、チップ c-1からの出力信号 S S-1を優 50 ョンを設けたマルチテストステーション方式とされても 良い。マルチテストステーション方式の装置では装置が高額なため、処理能力対価格費が必ずしも良好ではなかったが、上記一実施例をマルチテストステーション方式とした場合には、同時に処理できるチップ数がさらに増加するために、従来に比べて、処理能力対価格費を良好とできる。

【0031】上記一実施例に係る装置では、取付部14 -1、14-2が各々独立してX方向、Y方向に動けるの で、径の違うウェーハや集積形成されたLSIチップの 大きさなどに合わせ、カードピッチDを調節することが 10 できる。さらに、上記の動きの他、インサートリング1 5-1、15-2が各々独立して θ 方向に動けるために、カ ード12-1、12-2を個々に、チップ(あるいはウェー ハ)に対してアライメントできる。このために、マルチ プロービング方式のカードに比べ、アライメント精度が 向上する。例えば四個、八個など多数のチップを同時に 測定するマルチプロービング方式のカードでは、カード 径が大きいために、カード自体の変形や、取り付け時なり どの傾むきなどにより、大きな探針位置誤差、あるいは 取付誤差を生ずることがある。しかし、上記一実施例の 20 ように、カードを同時に二枚、あるいは四枚など用い、 処理能力を劣さずにチップ四個、八個同時に測定したと しても、カード径を小さくできるために、まず、探針位 置誤差、あるいは取付誤差を軽減することができる。し かも、カードが個々にチップ(あるいはウェーハ)に対 してアライメントされるから、上記各誤差は、容易に補 正できる。このようなプロービング装置のアライメント 精度向上は、外部端子ピッチが縮小化されているチップ のプロービングに、特に有用である。

【0032】また、一実施例に係る装置では、集積され 30 たチップ群を、行又は列の半分を示す線を境として、二 つの区域A-1、A-2に分割して認識し、各区域A-1、A-2毎に一枚のカードを用いて、それぞれ同時に検査する。このように分割して検査することで、チップを重複して測定することが無くなり、処理効率が向上する。

【0033】さらに、上記一実施例に係る装置では、一つのテストパターン発生装置から出力されたテストパターンを複数に分岐することで、同時に複数のチップドライバ回路に供給し、複数のチップドライバ回路によって、複数のチップにほぼ同時にテストパターンを入力し、さらに複数のレジスタを設け、これらのレジスタにそれぞれ、各チップから出力された信号を一旦格納するようにしている。そして、優先順位に応じて、レジスタ

8

に格納された信号を取り出し、判定装置に送るようにしている。このような構成は、判定装置が一度に、相当数のチップからの信号を並列して処理できる場合には数要ないが、判定装置が一度に、例えば一つのチップからの信号しか処理できない場合には、テストパターン送信~出力信号受信~テストパターン送信~出力信号受信を行ったというでき、送信、受信を繰り返さずに済ませることができ、トータルの処理時間を短縮することができるができる。このテストへリトと測定部本体との間に組み込む、あるい、既存の測定部本体をそのままに使うこともでき、巨額な設備投資を節約できる、という利点をも生む。

[0034]

(5)

【発明の効果】以上説明したように、この発明によれば、廉価、かつ処理能力の高いプロービング装置および プロービング方法を提供できる。

【図面の簡単な説明】

【図1】図1はこの発明の一実施例に係るプロービング 装置の構成図。

【図2】図2はプローブカードとウェーハとの位置関係を示す図。

【図3】図3は測定の順番を説明するための図。

【図4】図4は測定の順番を説明するための図。

【図5】図5はこの発明の一実施例に係るプロービング 装置が有するシステムの構成図。


【図6】図6はこの発明をマルチプロービング方式のカードにより実施した場合を示す図。


【図7】図7はマルチプロービング方式に用いられるプローブカードの平面図。

【図8】図8はマルチテストステーション方式のプロービング装置の構成図。

【符号の説明】


10…ウェーハ、11…ウェーハチャック、12-1, 12-2…プローブカード、13…カード保持部、14-1, 14-2…カード取付部、15-1, 15-2…インサートリング、20…測定部本体、21…回路基板、30-1, 30-2…開孔部、31-1, 31-2…探針群、40…制御装置、41…テストパターン発生装置、42…検査結果判定装置、43-1, 43-2…チップドライバ回路、44-1, 44-2…レジスタ、45…マルチプレクサ、46…分岐部。





200

200



THIS PAGE BLANK (USPTO)